Intel的lakefield:你可能会觉得他辣鸡,但他是X86平台的未来
前阵子,Intel带来了全新的Lakefield。Lakefield为我们带来很多在X86从未见到的特性。但是,在我看来,这些东西都是大势所趋,迟早要来的。顺便,我也更加详细的简单标注一下来Lakefield的晶圆,完整的图就放在我的网站上了。
Lakefield,他堆栈式的芯片。晶圆的堆栈在许多能量密度有限的应用中早有实现,比如DRAM和NAND芯片,亦或者前阵子一位关注者寄过来的华为昇腾610加速芯片。甚至,第一部安卓智能手机HTC G1所搭载的高通MSM7201A里面,就已经至少封装堆叠了至少2枚芯片。
在这之前,需要理解。芯片都是从一片大的wafer上切割出来的。越小的晶圆的,分的就越多。我们虽然可以说,随着工艺的发展,晶圆可以变得越小,成本越低。可是,真的?芯片真的变小了?我们需要明白,纵使芯片的晶体管密度提高,但是竞争使得(尤其是现在X86平台已经将卖点转移到核心数上),随着更新换代,同级别又必须增加规模。所以实质上,芯片并没有体现出明显的变小趋势,这一点在手机平台上是更加明显的。而更加雪上加霜的是,芯片虽然没有明显的变小,但是越新的工艺的wafer又确确实实的成本越来越高。
所以尤其是如今的X86平台,需要面临成本问题。AMD的办法就是I/O die分离出来,并且把做成CCD,通过这种方式来控制成本。这不失为一种相当行之有效的解决方案。或者说,你问题再多,耐不住香啊。
Intel的Lakefield,现在也将I/O等等,能量密度低的部分分离为22nm工艺的base die。CPU等等部分构成10nm工艺的top die,这两片晶圆进行堆叠,既控制了成本,也控制了大小。Lakefield的base die的大小将会比高通的骁龙8cx还要小。而且,Lakefield将会和移动的旗舰SoC一样,在这基础上再堆叠一个DRAM芯片。这使得Lakefied将不会需要在主板上焊接内存,而且封装大小将会只有12*12mm,可以这么说就是,这差不多就是个手机SoC的封装大小。
AMD虽然通过CCD来拼多核心出来,但是在我看来,这也不是一个更加好玩的实现方式。
事实是绝大部分程序都无法使用多核心的资源,它需要个强力的单核心。同时,又有一部分程序需要大量的并行,需要高密度的计算能力。我还要这么说,很多这些任务都可以GPU加速或者直接让GPU来看,所以异构才是未来。
这次,Lakefield还会拥有大小核结构,在这里使用了1个Sunnycove大核心以及4个Tremont小核心。在这里使用atom的Tremont核心绝不仅仅是说,为了省电。Tremont4个核心构成的集群会有共享的1.5M的二级缓存。Tremont的4个核心构成的集群(包括共享的L2),面积在4.88mm^2,而sunny cove核心包括L2面积也要有4.34mm^2。
而且,按Intel的意思,单个Tremont核心的性能能够达到sunnycove的大约60%。所以简单算一下,Tremont核心的面积性能相对于Sunny Cove,将会有大约113%的提升。
简单来说就是用Tremont堆多核心性能,一样大小性能能翻个倍多。
当然,异构结构还会面临许多问题。现在的程序都默认所有CPU的指令集都是一样的。所以为了配合Tremont核心,Lakefield的SunnyCove核心将会阉割AVX512(尽管你可以看到他还是有完整的AVX的硬件)。或者说应该说是整个AVX指令集都会被阉割。当然,一方面,Lakefield本来就会是低功耗平台用的。而另外一方面,AVX作为SIMD指令本来就是需要并行度的。所以有计算并行度的情况下,就应当考虑的是计算密度。Tremont核心将保留的是两条128bit宽度的AES管线。然后,四个核心就会拥有1024bit的吞吐量,实质上就是一个两条AVX512的单个核心的吞吐量。所以实际上Tremont核心的SIMD吞吐密度再怎么说也有完整AVX512的SunnyCove的89%。而且,似乎真的要用到桌面的时候,新的Gracemont小核心应该会保留AVX2,所以可以说本身也没什么槽点。
要说调度,Intel的演示来看,Win10应该已经能认大小核了。就看以后的调度策略了。
总的来说,大小核心将会是在将来的CMOS工艺限制下,一个很重要的部分。就像前面说的,Tremont核心的性能密度是普通sunnycove的两倍,大小核心的异构结构无论如何其实都和CPU堆核心一个意思,没有办法的办法,这一步是迟早要走的。我们不如可以期待一下将来X86平台CPU的新的形态会是什么样的。